(19) 日本国特許庁 (JP)

① 特許出願公開

⑩ 公開特許公報 (A)

昭58-137344

€lnt. Cl. ³	識別記号	/1 と1 選/生宙 ラ	•	公開	昭和	口58年(19	83)8	月:	15日
H 04 L 1/00		6651—5K							
// H 04 B 1/74		7015—5K		発明♂)数	1			
7/00		7251—5K		審查請	捸	未請求			
17/00		7230—5 K							
H 04 J 3/14		8226—5K					(全	3	頁)

砂ルート識別信号発生回路

東京都港区芝五丁目33番1号日

本電気株式会社内

願 昭57-20367

⑪出 願 人 日本電気株式会社

②出 願 昭57(1982)2月9日

東京都港区芝5丁目33番1号

⑫発 明 者 森本秀明

20特

⑪代 理 人 弁理士 井ノ口壽

明 継

1.発明の名称

ルート識別信号発生回路

2. 特許請求の範囲

デイジタル符号変換での付加ピットであるルート 職別信号を発生させるための選択スイッチと、前配選択スイッチで選択したルート識別信号を 2 進コードに変換する論理ゲートから構成したルート 職別信号発生回路。

8.発明の詳細な説明

本発質はデイジタル符号変換をする際のルート 業別に必要なルート 歳別借号発生回路に関する。

デイジタル無線回線にかいて布望波の送信出力が断のとき他ルートからの廻り込みがあつても受信仰で胸線切替警報を出すようにルート歳別ピットを挿入している。従来、ルート歳別ピットはフレーム同期用ピットを使用してかり、 このフレーム同期用ピットではルート歳別ピッ トの挿入位置が決められているため容易化ルー ト歳別の数を増すのは困難となる欠点があつた。

第1図はとのようなルーム同期用ビット発生 回路の一例を、第2図はその出力値を示す。シフトレジスタ3.4.5,8 にクロックパルス が入るとその情報は1ビットづつシフトされる。 排他的論理和部2では最終段とその一段前のレジスタ出力情報の2進和がとられ、さらに、その出力とワード検出回路7出力の2進和が排他 的論理和部1でとられて初段のレジスタにフィードパックされる。ワード検出回路7はシフト レジスタの周期が9ビット周期なるようにする 1のである。

とこでシフトレジスタ出力値のうちAのところ がフレーム同期用ビツトとされている。

第3図はDATA 系列が3列の場合のデイジタル符号変換フレームフォーマットの一例を示す 図である。例えばIJの場合DATA 1 系列にフレーム同期用ピットを挿入しDATA 3 系列にルート識別ピットを割りあてると第2図の周期1.

Dの値を挿入できるが、そのピットはA出力を 使用すると0.1,1、B出力を使用すると0. 0.1、0出力を使用すると0.1.1、D出力 を使用すると1.0.1、さらにそれぞれの反転 を使用するとA出力の場合1.0.0、B出力の 場合1,1,0、С出力の場合1,8,0、D出力 の場合の,1,0となる。A出力とC出力は同じ であるためルート酸別は6通りとなる。また周 期2,5,8のところを使用するとルート識別 は4通りしか構成できず、周期3.6.9を使 用してもも通りしかルート線別を構成できない。 またルート躁別をも通りまで作りたいとすると 第3 図(I)のように DATA 3 系列の全てを使用し **たければならないことになる。このように同期** 用ピットを用いると無線付加ピットに占めるル 一ト識別ピットの割合が多くなり最近要求され るディジタル制御線パリティチエックピットの 権入が制限される欠点があつた。特にデイジタ ル制御線については伝送容量が渡少するため好

状できるようになつている。論理ゲート8.9.10の入力はDCパイアスにブルアップ抵抗12を介して接続されており、さらに選択スイッチ11の出力にも接続されている。選択スイッチ11とは馮択スイッチ11によつて選択されているルートに対応して論理ゲート8,9.10の(a),(β).(r)出力にその2地コードが出力されるように接続されている。

第 5 図 はルート 識別 週 択 スイッチとルート 識別 信号 (a) , (β) , (r) の 関係を示す 図 で ある。今、 例えば 週 択 スイッチ 11 を 図 の 位 置 に セット する と 論 理 ゲート 8 ・9・10の入力 は すべてハイレベルと なり、 出力 は (α) = 0 ・ (β) = 0 ・ (r) = 0 と なる。 また 図 の 位 質 に セット すると 論 理 ゲート 8 の 入力の 1 つ が ローレベルと なり、 論 理 ゲート 入力 は 全 て ハイレベル で ある た め 出力 は (α) = 1 ・ (β) = 0 ・ (r) = 0 と な る。 こ の よ う に し て 8 通 り の ルート 漁 別 信号を すべて 得る こと が で きる。

以上、本実施例では8通りのルート識別情報

ましくなかつた。

本発明は、以上の考察にもとづいてなしたもので、その目的はルート歳別ピット 挿入位置が どこの位置であつても容易に挿入できまたその 種類も容易に増すととができる簡単なルート歳 別信号発生回路を提供するととにある。

前記目的を達成するために本発明によるルート機別信号発生回路はデイジタル符号変換での付加ピットであるルート機別信号を発生させるための選択スイッチと、前記ルート機別選択スイッチで選択したルート機別信号を2進コードに変換する論理ゲートとから構成してある。

前配構成によればデータ系列上、ルート機別 ピット挿入位置を適宜設定でき、またそのルート教も容易に増加させることができ、本発明の 目的を完全に達成することができる。

以下、図面を参照して本発明をさらに詳しく 説明する。第4図は本発明によるルート謙別信 号発生回路の一実施例を示す回路図である。ル ート識別選択スインチ11 は 8 通りのルートを選

を得る場合の例について説明したが、これを16 通りのルート 識別情報を得る回路にするには第 4 図の論理ゲートを1つ追加し、選択スイッチ も16 通り選択できるものを使用すればよい。こ のようにルートを増加させても、増加するピッ トは1つで、合計で無総付加ピットに占めるル ート 識別信号は高々4 個であり、他の付加ピッ トの占有率にほとんど影響を与えることはない。 また第3 図 (債) , (N)に示すように任意の位置に ルート識別ピットを削りあてることが可能であ るのでフレームフォーマット構成が容易となる。

以上、詳しく説明したように本発明によるルート 識別信号発生回路によれば無線付加ビット に占めるルート 識別ビットの割合を大きくする ことなくルート 識別の数を増やすことができる ためデイジタル符号変換のフレームフォーマッ トを構成する際にデイジタル制御線、無線回線 監視用のパリテイチェックビット等の無線付加 ビットに多く割りふることができる効果がある。

4.図面の簡単左脱明

第1 関はフレーム同期ピット発生回路を示す プロック図、第2 図は第1 図のシフトレジスタ 出力情報を示す図、第3 図はフレーム変換フォ ーマットの例を示す図、第4 図は本発明による ルート識別信号発生回路の一実施例を示すプロ ック図、第5 図はルート識別の選択位置とその 情報の対応を示す図である。

1,2…掛他的論理和回路

3,4,5,8…1ピットシフトレジスタ

7 …ワード検出回路

8.9.10 … 論理ゲート

11 …ルート識別選択回路

12 … ブルアップ抵抗

F…フレーム同期ピツト

X…ルート機別ピットの挿入位置

梅許出顧人 日本電気株式会社


代理人 弁理士 井 ノ ロ 善

* 3 M

		1	2	3	4	5	6	7	8	9
	DATA 1 A TAG	F	F	F	F	F	F	F	F	F
(1)	DATA 2 KAN									
	DATA3 ##J	×			X			×		
		í	2	3	4	5	δ	7	8	9
	DATAI系列	F	F	F	F	F	F	F	F	F
(11)	DATA 2 fail		J							
	DATA 3 MI	×	×	×	×	×	×	×	×	X

		1	2	3	4	5	6	7	8	9
	DATA 1 6FI		T				L			
(III)	DATA2#N				<u> </u>					
	DATA 3 4 mj	X	Ι×	×	<u> </u>		L.			
		1	2	3	4	5	6	7	8	9
	DATA I ≸∦ij]	Ι			×	
(∇)	DATA 2 frag		Τ			1	I		×	
	DATA3系列		T		1	T	Ι.	L	Ι×	


* 1 图



. 5 ~

大フトレジスタ ボカ	А	B	С	D
7	0	0	0	1
2	1	0	0	0
3	0	1	0	0
4	1	0	1	0
5	1	1	0	ĵ
6	1	7	1	0
7	1	1	7	1
8	0	1	1	1
9	0	0	1	1

* 4 13



л. 2 🖦

スイッチの 選択位置	ルート (新別信号出力					
是択位置	(d)	(B)	(8)			
1	0	0	0			
2	0	0	1			
3	0	1	0			
4	0	1	1			
5	1	0	0			
6	7	0	1			
7	1	1	0			
8	1	1	1			